19 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報 (A)

昭58-216300

⑤Int. Cl.³
G 10 L 1/00
G 11 C 27/00
H 04 B 1/66

識別記号

庁内整理番号 7350--5D 7341--5B 7015--5K ❸公開 昭和58年(1983)12月15日

発明の数 1 審査請求 有

(全 9 頁)

図周波数スペクトル圧縮伸長装置

②特

願 昭57-100292

②出

頁 昭57(1982)6月11日

⑫発 明 者 鷲沢茂貴

三鷹市下連雀6-17-5日本コロムビア株式会社三鷹事業所内

⑩発 明 者 中谷奉文

三鷹市下連雀6-17-5日本コロムピア株式会社三鷹事業所内

⑪出 願 人 日本コロムビア株式会社

東京都港区赤坂 4 丁目14番14号

個代 理 人 弁理士 中田正美

明細 音音

発明の名称 周 皮 数 スペクトル 圧 縮 伸 長 装 置 特 許 請 求 の 範 囲

複数のアナログ・シフトレジスタの書き込み及び競み出しを方形破制御信号により交互に行なわせ、各競み出し出力を加算するものにおいて、上配方形破制御信号を積分することにより上配各競み出し出力の印加及び遮断をそれぞれ漸増及び漸減的に行なわせることを特徴とする周破数スペクトル圧縮又は伸長装置。

発明の詳細な説明

本発明は、楽音信号などの時間長はそのままで 周波数スペクトルを圧縮又は伸長して任意の帯域 に変換する装置に関する。

例えば楽音信号の時間長は変えないで周波数スペクトルを圧縮又は伸長する装置として、アナログ・シフトレジスタのような選延装置例えば B.B.D.と呼ばれるものを 2 個用い、 これに対し交互に書き込み及び読み出しを行なつて信号処理をするものがある。第1図は、その概略を示すプロック図

である。図において、(1)は入力端子、(2)は低坡通 過フイルタ、(3)及び(4)はそれぞれN個のメモリ・ セルを有するアナログ・シフトレジスタ(以下 「ASR」と略称する。)、(5)は制御回路、(6)はス イッチである。低娘通過フイルタ(2)は、制御回路 (5)より ASR(3)及び(4)に加えられる駆動クロック・ パルスの周波数以下に信号の帯域を制限して信号 との干渉を防ぐためのものである。制御回路(5)は、 沓き込みクロック・パルス fw と読み出しクロッ ク・パルス f R を 所 定 時 間 T 毎 に 切 換 え て A S R (3) が客さ込みのときは ASR(4)が読み出し、(3)が読 み出しのときは(4)が書き込む操作を交互に行なわ せる駆動パルスを発生すると共に、スイツチ(6)を 駆動するパルスを発生し、他の制御回路(9)への制 御倡号を出力する。スイッチ(6)は、ASR(3)の読 み出し期間中(3)側に倒れ、ASR(4)の読み出し期 間中(4)個に倒れる。ととで、 fw / fR = k とする と、 k > 1 で周波数スペクトルは圧縮(ピッチグ ウン)され、k く1 で伸長(ピッチアップ)され る。スイッチ(6)は、制御回路(5)からの駆動パルス

により、A8R(3)及び(4)から読み出し信号のみを 出力するよう制御される。(7)は、A8R(3)及び(4) へ加えられる駆動クロック・パルスの残留分を除 去するための低域通過フイルタである。

第2図は、第1図のフイルタ(7)の出力信号の時 間軸上における変化を示す放形図である。第2図 Aは入力原波形を示す。ととで、Tは、フレーム 周期で、一般に fw で書き込むと情報が丁度 N 個 のメモリセルのすべてに酱き込まれる、つまり T=N/fwとなるように設定される。第2図B は k > 1 の圧縮の場合の波形、第2図では k < 1 の伸長の場合の波形を示す。これらの波形は、接 続点で不連続となつており大きなクリック雑音を **発生する。この不連続放形による大きなノイズを** 除去するため、第1図のスイッチ(8)で不連続点近 傍の両側のゼロクロス点を制御回路(9)により検出 してォン・オフする。スイッチ(8)の制御パルスは、 低坡通過フィルタ(7)の出力信号と制御回路(5)から の制御信号から作られる。この制御パルスでスイ ッチ(8)を上記両側のセロクロス点間でオン・オフ

(3)

時定数回路(は及び(4)に対する読み出し時間工の間 高レベルとなる制御信号を出力する。時定数回路 (3)及び(1)は、CRから成る低域通過フィルタない し積分回路で、d及びeの如く制御回路(5)からの 制御信号(方形被)の高調放成分を除去する作用 をする。この積分された制御信号は、それぞれ乗 算器(1)及び(2)でA8R(3)及び(4)の出力信号に乗ぜ られる。この信号は、次段の加算器(15)で加えられ 低域通過フイルタ(7)を経て出力端子(0)より出力さ れる。 乗算器(1)及び(2)は、 第1図のスイッチ(6)と 同様の役目をしている。第4図において、 a は入 力原波形、b及びcは圧縮の場合におけるASR (3)及び(4)の出力放形、 d 及び e は時定数回路(13)及 び44の出力波形、「及び g は乗算器 411 及び 42の出 力波形、hは加算器ISの出力波形を示す。との波 形hから分かるように、上記のように処理すると とにより、ブランキング区間がなくなつて彼形の 連続性がよくなり、インパルス性ノイズが非常に 低成される。しかし、この方法は、フレーム周期 Tの全幅に亘つてb及びcの借号を脱み出して差 することにより、信号はゼロクロス点で接続され、 出力端子00 における出力は第 2 図 B' 及び C' に示 すような放形となる。

この処理により不達統によつて発生するクリックを発行している。 これは、時間はインス性ノースを生する。 これは、信号に無音区間に相当する がないないないである。 はいれば、 といっている というない というない というない というない というない というない というない というない というない はい する。

第3図は、本発明の第1実施例を示すプロック図である。図において、第1図と対応する部分には同じ符号を付してある。第4図は、第3図のものの動作を示す波形図である。第3図において、個,面,……,面は、第4図の波形a,b,……, hが現われる個所を示す。本例においては、制御回路(5)は、ASR(3)及び(4)に対する書き込み及び読み出しクロック・ベルス (w 及び fRの外に、

(4)

支えのない圧縮(ピッチダウン)の場合にしか利 用できない。

第5図は、本発明の第2の実施例を示すプロッ ク図である。本例は、圧縮だけでなく伸長(ピッ チアップ)も実現しうるものであり、薪本的には 第3図の回路を2組並列に接続した構成になつて いる。各組において、それぞれ分フレーム周期 (T/2) だけずらして暫き込み及び睨み出しを行な い、書き込み及び脱み出し時間はTとする。図にお いて、第1図及び第3図と対応する部分には同一 又は類似の符号を付してある。入力信号は、入力 端子(1)より低坡通過フイルタ(2)を経て2組のASR (3),(4)及び(3),(4)に印加され、それぞれの出力は スイッチ(6)及び(6)で就み出し信号のみ出力される。 とのスイッチ出力信号に次段の乗算器(I)及び(2)で 時定数回路03及び04の制御信号が掛け合わされ、 次の加算器(5)で加算され低坡通過フィルタ(7)を経 て出力始子のに出力される。一方、低は、主発振 器でそれぞれ制御回路四及び四と分周回路(17)にク ロック信号を出力する。分周回路切は、クロック

信号を分周して周期 T/2 のベルスを時定数回路(13 , 04)とが分周器であるフリップ・フロップ回路(18 , 05)とに供給する。フリップ・フロップ回路(18 , 05)とに供給する。フリップ・フロップ回路(18 及びの出力ベルス(周期T)は、制御回路四人の及びスイッチ(6),(6)に加えられ書き込みと読み出しの制御に使われる。制御回路四及び四は、主発振器(16 からのクロック信号を分周して所定の書き込み及び読み出しクロック・ベルスを発生し、これらを上記の周期Tのベルスにより交互に切換えASR(3),(4)及び(3),(4)を駆動する。

(7)

図の(18 及び(19は、フリップ・フロップ回路(18 及び (19 の出力パルス被形を示す。

第5図の実施例においては、丁度半周期 (T/2) すらして書き込み及び脱み出し処理をしたので、伸長は2倍まで可能である。更に3倍に伸長するには、3組を並列に設ける周期 (T/3) すつずらして処理すればよい。

第 5 図の例において、圧縮の場合も上述と同様 にして処理しうるので、説明を省略する。

これまでデューティ比 50 %の制御パルスに時定数処理を施した制御信号(第6 図の(33 , (44)を用いる場合について述べたが、図からも推測できるように、例えば A 8 R (3) 及び (4) の出力については、統み出し期間 T のうち正しい腕み出し信号が得られている期間 k T のすべてを使用し、 A 8 R (3) 及び (4) の出力についてはこれを一部使用して、 (3) 及び (4) の出力についてはこれを一部使用して、 (3) 及び (4) の出力のブランキング区間を補間する方法も考えられる。第7 図は、このときの制御信号を示す。補間する出力への制御信号は、この逆相(コンブリメント)信号である。第7 図において、

開始すると共に(4)が腕み出しを開始、時刻 ts で (4)が読み出しを開始すると共に(3)が書き込みを開 始、時刻 t.6 以降同様の動作を繰り返す。第 6 図 中、Wは書き込み、Rは読み出しを扱わす。スイ ッチ(6)でA8R(3)と(4)の出力を切換え、更にとの スイッチ(6)の出力に乗算器(1)で時定数回路(3)の出 力信号(第5図(3)を掛け合わせることにより、 第6図(3)及び(4)における①、③、⑤、・・・・の不 連続借号を得る。同様にスイッチ(6)でASR(3)と (4)の出力を切換え、更にこのスイッチ(6)の出力に 乗算器(12)で時定数回路(14)の出力信号を掛け合わせ ることにより、第6図(3)及び(4)における②、④、 ⑥。・・・・・の不連続信号を得る。とれらの不連続 信号は第2回Cに示す不連続信号のように急峻に オン・オフするのでなく、時定数回路03及び04に より緩やかにオン・オフするので、クリック維音 が非常に少ない。とれらの不連続信号は加算器は で加算されて①、②、③、④、⑤、・・・・・の 如くプランキング区間のない伸長信号が得られる。 加算の過程は、第4図と同様である。なお、第6


(8)

フレーム周期を T、 補間区間 (制御パルスの立ち下がりから立ち上がりまでの区間) を D とするとき、 試聴実験の結果、 音声を含む楽音信号において、 $T \ge 40\,\mathrm{ms}$ とした場合 D と T の比率を $0.25\,\mathrm{CR}/\mathrm{D} < 0.5$ 、時定数 CR と D の 比率を $0.15\,\mathrm{CR}/\mathrm{D} < 0.65$ の範囲で選択するとよい ことが分かつ た。 ここで、 D / T = $0.5\,\mathrm{M}$ デューティ比 $50\,\mathrm{M}$ 化相当する。

第8図は、本発明の第3実施例を示すプロック図である。上記第5図のものは、2倍までの伸長処理に対してA8Rを4個使用しなければならず、装置が複雑となる。そこで、楽音信号等において大きな伸長処理を必要としない 1.5倍までの処理に3個のA8Rで実現可能としたものが、本例である。図において、第5図と対応する部分には同じ符号を付してある。本例の第5図と異なる部分は第5図においてダッシュを付したプロックであり、A8R(3)及び(4)はASR(5)

に、制御回路のは切に変わり、スイッチ(6)は省略され、分周回路(7)の後段に遅延回路のが入り、新しくナンド回路(2)、インバータ(2)が設けられる。 ASR(5)は、書き込み及び既み出しの周期が半フレーム周期(T/2)となるのでメモリ・セル数をN/2とするか又はクロック・パルスの周波数を2倍にするかのいずれでもよいが、一般的には、経済的なN/2のメモリ・セルを採用し、クロック・パルスの周波数はASR(3)及び(4)と同一に設定する。

第9図は、第8図のものの動作説明用破形図で



このようにして A を設定した場合の全体の S イム・チャートを 第 1 1 図 (伸長) 及び 第 1 2 図 (圧縮) に示す。 第 1 1 図に かいて、 (3) , (4) は 第 6 図の (3) , (4) と同じであり、 (5) は A S R (5) の 出力を示して 周期でそれぞれ $\frac{T}{2}$ - d の期間だけ② ,④ ,⑥ ・・・・・ と出力される。 第 1 1 図の (3) , (4) は、 第 9

ある。第8図における②~⑥は、第9図 a ~ e に示す 放形が 現われる 個所を示す。 第9図 a は 分周 回路 (5)の 出力 放形で、 第9図 b は これより 遅延回路 のにより 4 だけ 遅れた 信号 放形を示す。 したがつて、 制御回路 のは 第9図 b のパルスに 同期して A S R(5)の 書き 込み及び 読み出しを 制御する。 一方、 第9図 a の 信号は フリップ・フロップ 回路 ので で が の は 第9図 e に 示す 放形となり、 制御 回路 ので A S R(3)及び (4)の 書き 込み及び 読み出しを 制御する。 制御 信号は、 第9図 a と 第9図 b の ナンドを取る ことに より 第9図 d の 放形が ナンド 回路 の の 出力に、 更に この 出力を インパータ のに 通す ことに より 第9図 C の 放形が 得られる。

次に、遅延量 d の設定の仕方を説明する。第 10 図は、第 8 図のものを伸長動作させる場合の一部 s イムチャートである。いま、伸長率を $\frac{1}{K}$ とする と、第 1 0 図 (3) に示すように、A S R (3) の 腕み出し出力は k T の期間に現われ、この区間のみ取り出すとブランキング区間は (1-k) T となる。ここに、時刻 T 0 で A S R (3) は 腕み出しを開始し、 時刻 T S

12

図 d 及び c の 波形 に 時 定 数 回路 (3) 。 (4) に より 積 分 処理した制御信号で、これを乗算器(11),(12)で信号 **に掛け合わせ、①、③、⑤、・・・・の 校続信号と** ②、③、⑥、・・・・の継続信号を得る。これを加 算器間で加算するととにより、プランキング区間 のないインパルス性ノイズの低減された処理信号 を得ることができる。第12図(圧縮)において も、同様にしてブランキング区間のないインパル ス性ノイズの低減された処理信号が得られる。た だし、圧縮の場合は、(3)及び(4)の出力信号の読み 出し期間はフレーム周期 Tと一致しスイッチ(6)の 出力信号にプランキング区間が発生しないので選 延量1は任意に選択しうる。また、プランキング 期間を発生しないととから、ASR(5)の出力を用 いずASR(3)と(4)のみで制御借号のパルス幅をT として第9図eの放形とこの反転放形を用いて圧 縮処理をするととができる。

第13図は、上述のように、伸長の場合のみ第8図の構成を用い、圧縮の場合にはASR(3)及び(4)の出力を用いるようにした本発明の第4実施例

特閱昭58~216300(5)

を示すプロック図である。本例は、第8図のものに新たにスイッチ S1, S2, S3 及び S4 が加えられているのみである。スイッチ S1 ~ S4 が図の位置にあるとき、第8図と同じ構成となり伸長動作を行なう。スイッチ S1 ~ S4 が図と反対の位置にあるとき、圧縮動作を行なう。この場合は、スイッチ S1 には A S R (3) の出力が、スイッチ S2 にはフリップ・フロップ回路図の出力が、スイッチ S3 には A S R (4) の出力が、スイッチ S4 にはフリップ・フロップ回路図の出力が接続される。本例によつても、楽音信号等の 1.5 倍までの伸長・圧縮処理に 3 個の A S R を用いて行なうととができる。

なお、第 5 図でも、圧縮の場合 A S R (3) 及び(4) のみ使用するようにしてもよい。

以上説明したとおり、本発明によれば、楽音信号等の伸長・圧縮処理において合成出力にプランキング区間を発生しないのでインパルス性ノイズの発生を低減することができ、しかも、合成出力の各切換わり時刻付近において漸増及び漸減的に

rt 53

加算器、(3),(4)···· 積分時定数回路。

切換わるので、従来にない高音質を得るととがで きる。

図面の簡単な説明

第1図は従来例を示すプロック図、第2図は第1図のものの動作を示す皮形図、第3図は第3図の第1実施例を示す皮形図、第4図は第3図の第1の第1の動作を示す皮形図、第5図は第5図のものの動作を示す皮別ののもののもののもののもののもののののものののののものののの動作を示す皮形図、第9図は第8図のものの動作を示す皮形図、第11図は第8図のものの伸展動作を示すする。第11回は第8図のもののに超動作を示すするののに超動作を示すする。第13図は本発明の第4実施例を示すプロック図である。

(3),(4),(3),(4),(5)・・・・・ アナログ・シフトレシスタ、(5),(23),(23),(33)・・・・・ 制御国路、(15)・・・・・

16)

代 理 人 中 田 正



